Realisierung von VLSI-Systemen mit Mentor V8
Buch, Deutsch, 522 Seiten, Format (B × H): 155 mm x 235 mm, Gewicht: 809 g
ISBN: 978-3-540-61664-1
Verlag: Springer Berlin Heidelberg
Der unmittelbare Praxisbezug und die "learning by doing" -Strategie dieses Buches versetzt Studenten und Entwickler in der Industrie rasch in die Lage, ASICs mit professionellen Werkzeugen zu entwerfen. Es kombiniert eine allgemeine Einführung in die Entwurfmethodik und Realisierungstechnik mit einer konkreten, beispielhaften Entwicklung einer Speicherschaltung in CMOS-Technologie mit den Programmen MENTOR GRAPHICS und PSPICE - vom Lastenheft bis zum Chiplayout mit Testprogramm. Diese Schaltung ist leicht zu überblicken und enthält sowohl analoge als auch digitale Komponenten wie viele ASICs in der Industrieelektronik. Verdeutlicht werden auch unterschiedliche Entwurfmethoden wie full- und semi-custom- und Syntheseverfahren. Der Schluß des Buches befaßt sich mit der Umsetzung des Entwurfs in Silizium.
Zielgruppe
Professional/practitioner
Autoren/Hrsg.
Weitere Infos & Material
1 Einleitung.- 2 Konzepte, Technologien und Realisierungstechniken.- 2.1 Systementwicklung.- 2.2 Schaltungsoptionen.- 2.3 Technologien und Realisierungsmethoden für ASICs.- 2.4 IC-Gehause und Aufbautechnik.- 2.5 Übungsaufgaben.- 3 Der ASIC-Entwurfsprozeß.- 3.1 Hierarchien und Sichtweisen.- 3.2 ASIC-Spezifikation: Datenblätter und Blockschaltbilder.- 3.3 Rechnergestützte ASIC-Entwicklung.- 3.4 Die Übergabe der Entwurfsdaten an den Halbleiterhersteller.- 3.5 Das Testprogramm.- 3.6 Die Prototypenuntersuchung.- 3.7 Die Freigabeuntersuchung.- 3.8 Übungsaufgaben.- 4 Transistortheorie und Schaltungstechnik.- 4.1 Stromgleichungen für MOS-Transistoren.- 4.2 CMOS-Grundschaltungen.- 4.3 Takte.- 4.4 Verlustleistung und Power-Delay-Produkt.- 4.5 Zusammenfassung.- 4.6 Übungsaufgaben.- 5. Schaltungssimulation.- 5.1. Der Analogsimulator SPICE.- 5.2 Digitalsimulation.- 5.3 Zusammenfassung.- 5.4 Übungsaufgaben.- 6 Schnittstellen zwischen IC-Entwickler und Halbleiterhersteller.- 6.1 Definition von Halbleiterschaltungen mit Layout und Masken.- 6.2 Simulationsparameter: SPICE-Dateien und Technologietoleranzen.- 6.3 Standardzellen.- 6.4 IC-Entwurf auf Standardzell-Basis.- 6.5 Zusammenfassung und Schlußbemerkungen.- 6.6 Übungsaufgabe.- 7 Entwurfssysteme.- 7.1 Parallele Entwurfsmethodik und Datenorganisation.- 7.2 Workstations und UNIX.- 7.3 Die Falcon-Framework-Benutzeroberfläche.- 7.4 Verwaltung von Designobjekten und Werkzeugen mit Design Manager.- 7.5 Zusammenfassung und Schlußbemerkungen.- 7.6 Übungsaufgaben.- 8 Halbleiterspeicherbausteine als Übungsprojekt.- 8.1 Dynamische und statische Halbleiterspeicher.- 8.2 Entwurfsziele für die Beispielschaltung.- 8.3 Architektur, Funktion und Komponenten des 1024x1/64xl6-SRAMs.- 8.4 Spezifikation der dynamischen Kennwerte des1024x1/64x16- RAMs.- 8.5 Anschlußbelegung und IC- Gehäuse.- 8.6 Statische Kennwerte.- 8.7 Betriebsbereiche des Bausteins.- 8.8 Zusammenfassung.- 8.9 Übungsaufgaben.- 9 Layout-Erstellung mit ICgraph.- 9.1 Das Programmpaket ICStation.- 9.2 Full Custom Design mit dem Programm ICgraph.- 9.3 Design-Verifikation mit den ICverify Tools.- 9.4 Abspeichern geprüfter Zellen.- 9.5 Zusammenfassung.- 9.6 Übungsaufgaben.- 10 Schaltplan- und Symbolerstellung mit Design Architect.- 10.1 Electronic Design Data Model (EDDM).- 10.2 Die Elemente eines Schaltplans.- 10.3 Schaltplaneditierung mit dem Programm Design Architect.- 10.4 Symbole.- 10.5 Der Symboleditor des Programms Design Architect.- 10.6 Properties.- 10.7 Designdatenaufbereitung mit dem Design Viewpoint Editor.- 10.8 Zusammenfassung.- 10.9 Übungsaufgaben.- 11 Digital-und Analogsimulation mit Quicksimi und Accusimii.- 11.1 Der Digitalsimulator QuicksimII im Überlick.- 11.2 Bedienung des Simulators.- 11.3 Der Analogsimulator Accusimii im Überlick.- 11.4 Bedienung des Simulators Accusimii.- 11.5 Zusammenfassung.- 11.6 Übungsaufgaben.- 12 Automatische Layouterstellung mit ICStation.- 12.1 Der Layoutsyntheseprozeß im Überlick.- 12.2 Erzeugen einer Zelle für die Layoutsynthese.- 12.3 Floorplanning und Zellplazierung.- 12.4 Layoutsynthese mit ICblocks.- 12.5 Das Process File.- 12.6 Layout-Kompaktierung.- 12.7 Layout-Verifikation: DRC-, LVS-Check und Backannotation.- 12.8 Editierung von Zellenbibliotheken.- 12.9 Standardzellayouts mit Hierarchie.- 12.10 Datenaufbereitung für den Halbleiterhersteller.- 12.11 Zusammenfassung.- 12.12 Übungsaufgaben.- Anhang: Layoutzellen und Schaltpläne des 1024x1/64x16- RAMs.- Stichwortverzeichnis.
