Umamageswaran / Pandey / Wilsey | Formal Semantics and Proof Techniques for Optimizing VHDL Models | E-Book | www2.sack.de
E-Book

E-Book, Englisch, 158 Seiten

Umamageswaran / Pandey / Wilsey Formal Semantics and Proof Techniques for Optimizing VHDL Models


Erscheinungsjahr 2012
ISBN: 978-1-4615-5123-2
Verlag: Springer US
Format: PDF
 Kopierschutz: 1 - PDF Watermark

E-Book, Englisch, 158 Seiten

ISBN: 978-1-4615-5123-2
Verlag: Springer US
Format: PDF
 Kopierschutz: 1 - PDF Watermark

Umamageswaran / Pandey / Wilsey Formal Semantics and Proof Techniques for Optimizing VHDL Models jetzt bestellen!

Autoren/Hrsg.

Umamageswaran, Kothanda
Pandey, Sheetanshu L.
Wilsey, Philip A.
Ihre Fragen, Wünsche oder Anmerkungen
Vorname*
Nachname*
Ihre E-Mail-Adresse*
Kundennr.
Ihre Nachricht*
Lediglich mit * gekennzeichnete Felder sind Pflichtfelder.
Wenn Sie die im Kontaktformular eingegebenen Daten durch Klick auf den nachfolgenden Button übersenden, erklären Sie sich damit einverstanden, dass wir Ihr Angaben für die Beantwortung Ihrer Anfrage verwenden. Selbstverständlich werden Ihre Daten vertraulich behandelt und nicht an Dritte weitergegeben. Sie können der Verwendung Ihrer Daten jederzeit widersprechen. Das Datenhandling bei Sack Fachmedien erklären wir Ihnen in unserer Datenschutzerklärung.