Scheffer / Lavagno / Martin | EDA for IC System Design, Verification, and Testing | Buch | 978-0-8493-7923-9 | www2.sack.de

Buch, Englisch, 544 Seiten, Format (B × H): 178 mm x 254 mm, Gewicht: 1111 g

Reihe: Electronic Design Automation for Integrated Circuits Hdbk

Scheffer / Lavagno / Martin

EDA for IC System Design, Verification, and Testing


1. Auflage 2006
ISBN: 978-0-8493-7923-9
Verlag: Taylor & Francis

Buch, Englisch, 544 Seiten, Format (B × H): 178 mm x 254 mm, Gewicht: 1111 g

Reihe: Electronic Design Automation for Integrated Circuits Hdbk

ISBN: 978-0-8493-7923-9
Verlag: Taylor & Francis


Presenting a comprehensive overview of the design automation algorithms, tools, and methodologies used to design integrated circuits, the Electronic Design Automation for Integrated Circuits Handbook is available in two volumes. The first volume, EDA for IC System Design, Verification, and Testing, thoroughly examines system-level design, microarchitectural design, logical verification, and testing. Chapters contributed by leading experts authoritatively discuss processor modeling and design tools, using performance metrics to select microprocessor cores for IC designs, design and verification languages, digital simulation, hardware acceleration and emulation, and much more. Save on the complete set.

Scheffer / Lavagno / Martin EDA for IC System Design, Verification, and Testing jetzt bestellen!

Zielgruppe


Professional

Weitere Infos & Material


Introduction. The IC Design Process and EDA. Tools and Methodologies for System-Level Design. System-level specification and modeling languages. SoC Block Based Design and IP Assembly. Performance Evaluation Methods for MPSoC Design. Processor Modeling and Design Tools. Embedded Software Modeling and Design. Using Performance Metrics to Select Microprocessor Cores for IC Designs. Parallelizing High-Level Synthesis: A Code Transformational Approach to High-Level Synthesis. Cycle-Accurate System-Level Modeling and Performance Evaluation. Micro-Architectural Power Estimation and Optimization. Design Planning. Design and Verification Languages. Digital Simulation. Using Transactional Level Models in a SoC Design Flow. Assertion-based verification. Hardware Acceleration and Emulation. Formal Property Verification. Design for Test. Automatic Test Pattern Generation. Analog and Mixed-Signal Test.


Louis Scheffer, Luciano Lavagno, Grant Martin



Ihre Fragen, Wünsche oder Anmerkungen
Vorname*
Nachname*
Ihre E-Mail-Adresse*
Kundennr.
Ihre Nachricht*
Lediglich mit * gekennzeichnete Felder sind Pflichtfelder.
Wenn Sie die im Kontaktformular eingegebenen Daten durch Klick auf den nachfolgenden Button übersenden, erklären Sie sich damit einverstanden, dass wir Ihr Angaben für die Beantwortung Ihrer Anfrage verwenden. Selbstverständlich werden Ihre Daten vertraulich behandelt und nicht an Dritte weitergegeben. Sie können der Verwendung Ihrer Daten jederzeit widersprechen. Das Datenhandling bei Sack Fachmedien erklären wir Ihnen in unserer Datenschutzerklärung.