Buch, Deutsch, Band 168, 405 Seiten, Format (B × H): 170 mm x 244 mm, Gewicht: 715 g
Reihe: Informatik-Fachberichte
10. GI/ITG-Fachtagung Paderborn, 9.-11. März 1988 Proceedings
Buch, Deutsch, Band 168, 405 Seiten, Format (B × H): 170 mm x 244 mm, Gewicht: 715 g
Reihe: Informatik-Fachberichte
ISBN: 978-3-540-18994-7
Verlag: Springer Berlin Heidelberg
Der Band enthält die Vorträge der 10. GI/ITG-Fachtagung "Architektur und Betrieb von Rechensystemen", die im März 1988 in Paderborn stattfand. Die Beiträge sind folgenden Themenschwerpunkten zugeordnet: Parallelrechner, Prozeßkommunikation, RISC-Architekturen, Funktionsorientierte Architekturen, Koprozessoren, Rechnernetze und Hardware-Entwurf. Thematisch übergreifend wird in vielen Beiträgen die enge Verzahnung zwischen Programmiermethodik und Rechnerarchitektur deutlich. Es wird sowohl über aktuelle Forschungsvorhaben und -ergebnisse als auch über produktreife Entwicklungen berichtet. Der Leser kann sich mit diesem Tagungsband einen guten Überblick über aktuelle Entwicklungen auf den Gebieten der Architektur und des Betriebs von Rechensystemen besonders im deutschsprachigen Raum verschaffen.
Zielgruppe
Research
Autoren/Hrsg.
Weitere Infos & Material
Parallelrechner I.- Das SUPRENUM-System: Architektur, Software und Anwendungen.- Parallele Ausführung sequentieller Programme auf Multiple Processing Systems.- Optimizing the Peak-Performance of Vector Units with Dynamically Allocatable Vector Registers.- Parallelrechner II.- Connection Structures — a Component of Parallel Programming Languages.- A Multigrid Algorithm on Hypercube Systems.- A Systolic Algorithm for the Generalized Transitive Closure.- Proze?kommunikation.- Proze?kommunikation mit asynchronem Empfangen.- Baumorientierte Kommunikation in verteilten Systemen.- Linda integriert in Modula-2 — ein Sprachkonzept für portable parallele Software.- RISC-Architekturen I.- Code Generation and RISC Architectures.- Colibri: Ein Testfall für die RISC-Philosophie.- Die Befehlspipeline des COLIBRI-Systems.- RISC-Architekturen II.- Reorganisieren von Basisblöcken für Pipeline-Prozessoren.- Eine flexible Entwurfsumgebung für RISC-ähnliche Prozessorarchitekturen.- Funktionsorientierte Architekturen.- System Architectures for Functional Programming Languages: Problems and Solutions.- Compiled Graph Reduction on a Processor Network.- An Or-Parallel Logic Programming Machine for Non-shared Memory Architectures.- Konzept eines flagorientierten vollparallelen Assoziativprozessors auf der Basis der Flagalgebra.- Koprozessoren.- Transaktionsorientierte Datenverwaltung in einem intelligenten Disk Controller.- Überlegungen zu einer Hardware-Architektur zur schnellen Analyse von Programmiersprachen.- Alternative Rechnerarchitektur für Datenübertragungs-Controller mit hohen Datenraten.- Rechnernetze I.- Rechnernetze — Realisierung, Standardisierung, weitere Entwicklung.- Rechnernetze II.- A Tool for Measuring and Monitoring Distributed Systems During Operation.-Workload Modeling for Computer Networks.- Automatische Codegenerierung für Protokolle in der ISO-Syntax ASN.1.- Hardware-Entwurf.- Microprocessor Features a la Carte.- Validation in Top Down Design Including Test Pattern Generation.- SAMP: A General Purpose Processor Based on a Self-Timed VLIW Structure.- Gezielte Erzeugung von Zugriffskonflikten zu Testzwecken.
