VLSI-Entwurf eines RISC-Prozessors

Eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL
Softcover Nachdruck of the original 1. Auflage 1995
ISBN: 978-3-322-89010-8
Verlag: Vieweg+Teubner Verlag

Buch, Deutsch, 438 Seiten, Paperback, Format (B × H): 148 mm x 210 mm, Gewicht: 595 g

Reihe: Lehrbuch Informatik

Dieses Lehr- und Arbeitsbuch führt in den modernen Entwurf großer Chips ein. Ein großer, leistungsfähiger RISC-Prozessor wird in einer Hardware-Beschreibungssprache (HDL) spezifiziert, hierarchisch entwickelt und schließlich als Gattermodell dem Halbleiterhersteller zur Fertigung übergeben. Das Ergebnis ist ein Semi-Custom-Prozessor mit über 100.000 Bruttogattern und einer Rechenleistung von bis zu 40 MIPS. Das Buch mit Diskette führt auch ausführlich in die HDL VERILOG ein.

Zielgruppe

Upper undergraduate

Autoren/Hrsg.

Golze, Ulrich

Weitere Mitwirkende

Wachsmann, Klaus-Peter

Blinzer, Peter

Schäfers, Michael

Cochlorius, Cochlorius

Fachgebiete

• Mathematik | Informatik EDV | Informatik Informatik Logik, formale Sprachen, Automaten
• Technische Wissenschaften Elektronik | Nachrichtentechnik Elektronik Schaltungsentwurf

Inhaltsverzeichnis

VLSI-Entwurf - RISC-Prozessor - Pipeline-Architektur - Hardware-Beschreibungssprache (HDL) - Einführung in VERILOG HDL - Verhalten und Struktur - Interpreter - Grobstrukturmodell - Gattermodell - Test.

Über Autor(innen)

Prof. Dr. Ulrich Golze ist Professor für den Entwurf integrierter Schaltungen an der TU Braunschweig.