Buch, Englisch, Band 22B, 178 Seiten, Paperback, Format (B × H): 155 mm x 235 mm, Gewicht: 300 g
A Guide to the IEEE 1149.4 Test Standard
Buch, Englisch, Band 22B, 178 Seiten, Paperback, Format (B × H): 155 mm x 235 mm, Gewicht: 300 g
Reihe: Frontiers in Electronic Testing
ISBN: 978-1-4419-5315-5
Verlag: Springer US
Power-Constrained Testing of VLSI Circuits focuses on techniques for minimizing power dissipation during test application at logic and register-transfer levels of abstraction of the VLSI design flow. The first part of this book surveys the existing techniques for power constrained testing of VLSI circuits. In the second part, several test automation techniques for reducing power in scan-based sequential circuits and BIST data paths are presented.
Zielgruppe
Research
Autoren/Hrsg.
Fachgebiete
- Geisteswissenschaften Design Produktdesign, Industriedesign
- Technische Wissenschaften Elektronik | Nachrichtentechnik Elektronik Mikroprozessoren
- Mathematik | Informatik EDV | Informatik Professionelle Anwendung Computer-Aided Design (CAD)
- Technische Wissenschaften Elektronik | Nachrichtentechnik Elektronik Bauelemente, Schaltkreise
- Technische Wissenschaften Technik Allgemein Konstruktionslehre und -technik
- Mathematik | Informatik EDV | Informatik Angewandte Informatik Computeranwendungen in Wissenschaft & Technologie
- Technische Wissenschaften Technik Allgemein Computeranwendungen in der Technik
- Technische Wissenschaften Elektronik | Nachrichtentechnik Elektronik Elektronische Baugruppen, Elektronische Materialien
Weitere Infos & Material
Design and Test of Digital Integrated Circuits.- Power Dissipation During Test.- Approaches to Handle Test Power.- Power Minimization Based on Best Primary Input Change Time.- Test Power Minimization Using Multiple Scan Chains.- Power-conscious Test Synthesis and Scheduling.- Power Profile Manipulation.- Conclusion.